Experience of a 32 bit processor or DSP is mandatory.
Cours théorique
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
Pipeline basics
744X/5X pipeline implementation
Issue queue resource requirements
Execution model
Dispatch conditions, completion conditions
Execution serialization
Branch management
Guarded memory
Cache basics
744X/5X L1 cache
Transient load instructions benefits
L2 cache organization
L2 replacement algorithm selection, L2 locking
L3 Cache organization according to L3 size
L3 replacement algorithm selection, L3 locking
L3 SSRAM used as private memory
Cache coherency basics
The MESI L1 data line states
MESI snooping sequences involving 2 G4 and a PCI master
L1 and L2 cache loading, hit under miss
The MSS [Memory Sub System]
The load fold queue
The store miss merging advantage
Purpose of sync and eieio instructions
The 3 architecture layers introduction : UISA, VEA and OEA
Low power modes
Performance monitor
JTAG debugger
Real time trace
Differences between 7441, 7445, 7450, 7451, 7455, 7447, 7457 and 7448
Branch instructions
Integer load / store instructions
Integer arithmetic and logic instructions
IEEE754 basics
Float load / store instructions
Float arithmetic instructions
The EABI
Cache related instructions
Little-endian emulation
PowerPC timers : TB and DEC
Altivec introduction, SIMD processing
Intra vs inter element instructions
Altivec registers
ANSI C extension to support vector operators
Vector load / store instructions
Vector integer instructions
Vector float instructions
Vector permut instructions
Altivec implementation on the 744X/5X
Data streams management
EABI extension to support Altivec
MMU goals
The PowerPC address processing
Enabling of 4 additional BAT on 7445/55
32-bit or 36-bit real address size selection
WIMG attributes definition, page and block access rights definition
Process protection through VSID selection
TLB organization
Page translation
Software vs hardware TLB reload
MMU implementation in real-time sensitive applications
Exception management
Registers updating related to the exception cause
Requirements to support exception nesting
Bus interface configuration
Auto-check on power up
Pinout
Bus features : address pipelining, split transactions
60X bus mode : address phase and data phase
MPX bus mode : *HIT and *DRDY pins use
Data only transactions
MPX bus cycles overview
Other signals : interrupts, machine check
Synchronous SRAMs technologies
L3 bus pinout, L3 clock synchronization
SSRAM related parameters initialization in L3CR register
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier. Il peut aussi être dispensé sous forme d'un cours en ligne, animé par un de nos formateurs.
Nos formateurs sont bilingues et assurent le cours en français ou en anglais.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à deux jours ouvrés avant le début de la formation (une semaine pour les cours en présentiel).