This one-day course has been designed to meet the pre-requisites of ARM11 and Cortex-A/R courses. This is a summary of ARM7/9 course.
Cours théorique
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
ARM operation modes
The ARM registers set, register organization summary according to the current mode
Program Status Registers
Exception handling, vector table, automatic switch into ARM mode
Conditional execution and flags
Branch instructions
The barrel shifter
Immediate constants
Single register data transfer
Stack management
Register access in Thumb
ARM architecture V5TE new instructions
Switching between states
Mixing ARM and Thumb subroutines
ARM to thumb veneer
Thumb-to-ARM veneer
Interworking calls
Exception priority
Vector table instructions
Chaining exception handlers
FIQ vs IRQ
Example C interrupt handler
Issues when reenabling interrupts
C nested interrupt example
Data abort with memory management
Adjusting the return address
Introduction to page management
Translation Lookaside Buffer
Benefits of Fast Context Switch Extension
ARM926 MMU
Organization of page descriptor tables
Configuration & control through CP15
Cache basics
Hit under miss and its consequence: out of order abort
Highlighting data flows between main memory and caches