ac6-training, un département d'Ac6 SAS
 
Site affiché en Français
Site affiché en FrançaisVoir le site en English (USA)Voir le site en English (GB)
go-up

leftthintrapezium-20-0bb472 ac6 > ac6-training > Processors > AMCC Processors > 440EPx implementation Renseignements Télécharger la page Call us Ecrivez nous

M4 440EPx implementation

This course covers AMCC 440EP and 440EPx processors

Objectives
  • The course explains how to design a 440EPx board.
  • DDR SDRAM operation is described in order to understand both the electrical interface and the memory controller programming.
  • Book E PowerPC architecture is studied through the 440EPx, especially the MMU.
  • The training focuses on the new floating point unit.
  • The course provides examples of internal peripherals software drivers.
  • Gigabit Ethernet controller is viewed in detail.
  • The training describes on data flows between PCI bus and internal PLB bus.

  • A chapter on Linux porting can be appended on request.
Labs are compiled with Diab Data compiler and run under Lauterbach debugger.
A more detailed course description is available on request at training@ac6-training.com
  • Experience of a 32 bit processor or DSP is mandatory.
  • Knowledge of PCI bus is recommended (see our course reference cours IC1 - PCI 3.0).
  • Knowledge of USB is recommended (see our course reference cours IP2 - USB 2.0).
  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • Internal bus organization : dual PLB, OPB, DCR
  • Internal concurrent transfers examples
  • Hardware implementation : pinout, GPIOs configuration
  • 440EPx mapping
  • Programming model
  • PLB4-to-PLB3 and PLB3-to-PLB4 bridge parameters
  • PLB arbiter, OPB arbiter and PLB4-to-OPB bridge configuration
  • Bus errors recovery from syndrome registers
  • PLB performance monitor
  • Pipeline
  • Internal caches
  • Speculative loads, storage ordering and synchronization : msync & mbar instructions
  • MMU
  • Programming model
  • Branch instructions
  • Addressing modes, load & store instructions
  • Integer instructions
  • 16-bit mac instructions to develop DSP algorithms
  • Exception management
  • Interrupt processing registers
  • Core timers
  • PowerPC EABI
  • JTAG debug
  • Real time trace
  • IEEE754 basics
  • The 440EP FPU features, compatibility with the IEEE754 standard
  • Support for single and double precision
  • Performance of multiply-accumulate instructions
  • Clocks synthesizer
  • PCI clocking
  • Low power modes
  • Reset signals
  • Initialization software requirements
  • IIC bootstrap controller
  • Interrupt source enumeration
  • Interrupt masking and acknowledgement explanation
  • Critical interrupt handlers using vectorization
  • General Purpose Timers
  • DDR-SDRAM operation : a 128-Mbits DDR-SDRAM from Micron is used as an example
  • Command truth table
  • Hardware interface, SSTL-2 termination logic
  • Bank activation, read, write and precharge chronograms
  • ECC error correction
  • Introduction to 440EP DDR-SDRAM controller
  • Address decode
  • Timing parameters programming
  • Initialization routine
  • The bridge between external bus and PLB, read and write buffers
  • Dynamic bus sizing
  • Address decoding in bank registers to control the chip-select signals
  • Timing parameters initialization
  • Device-paced transfers
  • External bus master interface
  • The NAND Flash controller
  • Direct interfacing to discrete NAND flash devices (up to 4 devices), SmartMedia card socket
  • Explaining the data path within the bridge for read and write transactions
  • Configuration cycles
  • Setting translations between local memory space and PCI MEM space (outbound transactions), and between PCI MEM space and local memory space (inbound transactions)
  • Error handling
  • Arbitration algorithm
  • Overview of the DMA to PLB4 and DMA to PLB3 controllers
  • The buffered transfer mode
  • Related signals
  • Channels bus priority
  • Data packing / unpacking
  • Buffers chaining
  • 802.3 specification fundamentals
  • 440EPx Ethernet controller organization : EMAC and MAL modules, reasons of their independence
  • Possible PHY interfaces
  • The addressing modes : unicast, multicast, broadcast and promiscuous
  • Hash table interest for switch applications
  • Buffer descriptors mechanism, wrapping
  • Transmit sequence
  • Receive sequence
  • Buffer descriptors initialization
  • Interrupt management
  • Introduction to encryption
  • On-chip Ipsec / SSL Security acceleration engine
  • Public key acceleration
  • USB protocol fundamentals
  • Internal vs external transceiver
  • USB2.0 device interface
  • USB1.1 host interface
  • Dedicated DMA
  • UTMI bus
  • UART description
  • The UART frame : break, idle, start, stop
  • Transmission and reception FIFOs use
  • Flow control signals management
  • SPI protocol fundamentals
  • Clock polarity and phase selection
  • Transmit and receive sequences
  • IIC protocol fundamentals
  • Transfer chronograms, IICSCL and IICSDA pins
  • Transmission and reception sequence
Durée
5 jours
Prix
2100 € HT
Calendrier
Calendrier des sessions
Renseignements

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier. Il peut aussi être dispensé sous forme d'un cours en ligne, animé par un de nos formateurs.

Nos formateurs sont bilingues et assurent le cours en français ou en anglais.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à deux jours ouvrés avant le début de la formation (une semaine pour les cours en présentiel).

Dernière mise à jour du plan de cours : 19 février 2023

L'inscription à nos formations est soumise à nos Conditions Générales de Vente